您好,欢迎访问我们的官方网站,我们将竭诚为您服务!

全国咨询热线

15989892767

主页  > 新闻中心  > 行业动态  > 静电放电(ESD)保护

静电放电(ESD)保护

发布时间:2020-05-26 21:29浏览次数:114

静电是由两种不同物质的互相摩擦,通过正负电荷积蓄在相互摩擦的两个物体而形成高电压。人造纤维和塑料是常见的摩擦起电材料,当摩擦产生电压后,就会出现ESD问题。对于电子元器件来说,静电能量是不能忽视的,它可以击穿半导体元件,从而破坏电子电路。

       通常ESD通过两种主要方式产生EMC问题:即传导方式和辐射干扰方式。

       (1)传导方式。静电放电电流直接流过电路中,因为ESD产生很高的电压,如果进入到半导体,就可能产生误操作,并且很容易破坏半导体器件,现代半导体元器件的内部绝缘常常会在几十伏电压下击穿并且永久短路,这是一个很严重的ESD问题,日常生活中这个问题是普遍存在的。

       (2)辐射干扰。当静电放电时(可用静电放电测试仪模拟测试),产生的火花电压会产生辐射磁场和电场。磁场能够在附近电路的各个信号环路中感应出噪声电压。由于在很短时间内产生了较大的静电电流,所以在信号环路中产生的噪声电压可能会超过逻辑元器件的阈值电平,引起元器件的误触发。

       在电路中,因为人体静电产生的ESD问题是最常见的。干燥气候环境下人体ESD的电压很容易超过8kV、15kV甚至20kV,因此我们需要重视这样的静电电压对PCB及元器件的影响,并采取相应措施防止ESD问题。

       通常我们可以采取绝缘、屏蔽、隔离、滤波等方式来保护产品。

       二、静电放电保护设计及措施

       1、减少ESD影响的设计原则

       有很多办法减小ESD产生的EMI影响:完全阻止ESD的产生,阻止EMI耦合到电路或设备以及通过设计工艺增加设备固有的抗骚扰性。

       在一个环境中控制ESD而完全阻止ESD的产生是有可能实现的。但是对于场中的设备,必须通过设计工艺来增强系统的抗骚扰性。常用的设计方法是在设备危险点,例如输入端和地之间设置保护电路,这些电路仅仅在ESD感应电压超过限值时发挥作用。它们提供低阻抗的切换通道,系统存储的电荷可以由这些通道安全地流入地。保护电路可以包括多个电流分流单元。

       2、减小ESD影响的附加保护措施

       电路的设计中应考虑到不允许出现无限制的等待或截止状态。

       1)设备中不用的输入端不允许处于不连接或悬浮状态。

       2)滤波器阻止ESD耦合到设备。如果输入为高阻抗,一个旁路电容滤波最有效,因为它的低阻抗将有效的旁路高的输入阻抗,旁路电容越接近输入端越好。如果输入阻抗低,使用一只铁氧体电感元件串入电路,可以提供较好的滤波,这些铁氧体元件也应尽可能接近输入端。

       3)在PCB设计在提高系统的ESD抗骚扰特性中起着重要的作用,PCB上的走线是ESD产生EMI的发射天线。为了把这些天线的耦合降低线要求尽可能短,包围的面积尽可能小。同时,当元器件没有均匀的遍布一块大板的整个区域时,共模耦合得到了增强,使用多层板或地线网格减小耦合,也能抑制共模辐射噪声。

       4)外壳设计是另一个阻止ESD辐射及传导耦合的关键。

       5)一个正确设计的电缆保护系统可能是提高系统非敏感性的关键。作为大多数系统中最大的天线,输入输出电缆特别易于被EMI感应出大的电压或电流。从另一方面,电缆提供低阻抗通道,如果屏蔽电缆同机壳地可靠的连接,可避免传导耦合,为减少辐射EMI耦合到电缆,线长和回路面积要减小,应抑制共模耦合并且使用金属网屏蔽。

       6)除了硬件措施外,软件EMI方案也是减少系统锁定等严重失常的有效方法。

ESD产生的电磁场能量会导致设备运行失常甚至损坏,电磁噪声EMI通过传导或辐射方式影响电子设备,耦合到一个设备中集成电路上的能量与峰值电场以及电场的转化产物成比例。

15989892767